▲ 共同第一作者： 余军；王晗
共同通讯作者：诸葛福伟；马颖；翟天佑
通讯单位：华中科技大学材料学院
论文DOI：10.1038/s41467-023-41363-x
01
全文速览
基于MoS2内化学锂插层诱导的相变工程策略，对二维浮栅晶体管内接触界面进行优化，相较于传统二维面接触形态，有效降低了接触费米钉扎，促进金-半接触界面热载流子注入，从而提升了电荷隧穿效率。最终，边缘接触型浮栅晶体管实现了高速数据擦写（10-100 ns）、长数据保持（>10 years），以及耐久性循环寿命（>106 cycles）。该思路有望为未来高性能浮栅存储器的发展提供新的思路。
02
背景介绍
浮栅晶体管作为一种电荷型存储单元，在当前大容量固态存储器的发展中扮演着关键的角色。然而，目前计算机的整体性能提升受限于内部的‘存储墙’问题，即商用硅基浮栅存储器的擦写速度（大约在10微秒至1毫秒之间）明显低于计算单元CPU的数据处理速度（约为纳秒级），而其循环耐久性也只有约105次，难以应对不断增长的计算机数据吞吐需求和频繁数据交互的要求。因此，克服传统浮栅晶体管在擦写速度和耐久性方面的限制已势在必行。二维材料具备原子级薄度和表面无悬挂键的独特特性，用于器件集成过程中能够有效避免窄沟道效应和界面态固定等问题。这使得它们成为实现高密度集成和高性能闪存器件的理想材料之一。然而，以往的研究发现，基于二维半导体材料的浮栅晶体管数据擦写速度通常较为慢，仅极个别器件能够同时实现高速和高循环耐久性。认识器件内影响其数据擦写速度、耐久性的关键因素，改善二维浮栅存储器核心性能及其一致性对其实际应用是必不可少的。
03
本文亮点
1）本工作利用二维MoS2内1T-2H相变工程，采用化学锂插层手段，将接触部分半导体2H-MoS2转变为其金属1T相，制备出边缘接触型浮栅晶体管存储器。以金属相（1T）的MoS2作为二维浮栅存储器的金属触点，可规避传统金半接触的界面问题，抑制费米钉扎效应。
2）边缘接触式二维浮栅存储器表现出高速擦写特征，仅需低至10-100 ns的电压脉冲即可完成状态切换，且得益于接触界面肖特基势垒的高度可调，其载流子注入效率得到大幅提升，降低了器件工作电压（7-15 V），有利于器件实现优异的循环寿命（> 106 cycles）和长期记忆（> 10 years）特性。
04
图文解析
图1. 边缘接触式二维浮栅存储器的结构示意图及高速数据擦写性能
要点：
1、基于相变工程实现沟道接触区的结构转变，进而实现注入效率更高的边缘接触（edge contact）式二维浮栅存储器。本工作采用Li+插层手段，对二维半导体-MoS2进行定制化、可控的处理，使得接触区的MoS2由半导体相（2H）向金属相（1T）转变。（图1a）
2、通过高角环形暗场扫描透射显微镜（HAADF-STEM）（图1b）发现，边缘接触界面位于传统金属电极接触外围，具有清晰、锐利的1T/2H MoS2界面。这类接触形态避免了传统顶部接触电极沉积时所产生的界面结构破坏，为后续获得优异的器件性能奠定了基础。
3、得益于接触类型的优化及高质量界面，该浮栅存储单元在较低工作电压下实现了高速度擦写。通过观察器件在不同操作脉宽擦写后的电导变化，可以发现，即使写入（program）脉冲宽度缩小至10 ns，其开关窗口未出现明显缩小，而在擦除（erase）时，器件在100 ns时仍可达到107的开关比。
图2：具有1T边缘或Cr顶部接触的二维浮栅存储单元的写入/擦除（P/E）性能对比。
要点：
1、为了说明接触界面在影响二维浮栅存储器擦写性能方面的关键性，研究在同一异质结中制备了顶部面接触和边缘接触两种器件（图1a，b），从而排除器件制备时材料厚度、层间界面、堆垛转移过程等因素的不确定影响。对比显示，边缘接触器件在低幅值、短脉宽的条件下即可出现显著的开关转换（图1c）；传统面接触器件则需在更高幅值和长脉宽的条件下才可达到与之相当的开关比水平（图1d）。
2、研究还统计了超过40个（不同接触类型各占约一半）的器件单元。如图1e，f所示，在同等操作电压条件下，采用边缘接触使器件可在10 ns内实现有效写入的比例由~40%的比例提升至~90%，而100 ns内可成功擦除的器件产率也由~20%提升至~40%。对比结果充分说明相变边缘式接触在提升二维浮栅存储器的擦写特性方面的重要作用。
图3：不同接触类型的二维浮栅存储单元的隧穿路径及其界面态、电荷注入行为对比
要点：
1、器件内接触界面对其擦写性能的影响可以从不同接触模式下浮栅电荷注入路径上的不同来理解。以写入操作为例（图1a），边缘接触下，其弱费米钉扎使其肖特基势垒在外场作用下可调幅度大，集中于2H-MoS2一侧的价带弯曲利于空穴从接触电极以场发射和隧穿机制注入到MoS2内，产生热载流子效应，提升电荷进一步向浮栅隧穿的几率。在传统顶部接触模式下（图1b），由于金属沉积在MoS2内产生明显的结构破坏，其接触钉扎明显，导致写入脉冲期间MoS2内能带弯曲程度弱，电荷注入倾向于由热发射主导。
2、为评估器件内的界面缺陷情况，研究进一步测量了器件的电容-电压C-V特性，通过其频率依赖性分析界面态密度（图3c）。结果显示，边缘接触型器件所测得电容表现出较弱的频率依赖性，其缺陷态密度（8×1011 cm-2）大大低于顶部接触器件（2.2×1013 cm-2），后者电容在高频下明显下降。
3、此外，器件在不同温度下的擦写结果也显示，边缘接触模式下，其记忆窗口（以阈值电压偏移ΔVth衡量）更符合隧穿主导机制，无明显温度依赖性。相比之下，同质结构上的顶部接触型器件在低温下擦写更加缓慢，与此前界面载流子注入受热激发过程限制相对应。
图4：边缘接触式二维浮栅存储器的状态高速切换、数据长期保持、单比特和多比特循环寿命性能。
要点：
1、器件实时电流显示其在10 ns的写入脉冲（-15 V）和100 ns的擦除脉冲（15 V）下可以实现存储状态的快速切换，表现出107的开关比（图4a）。
2、所制备二维浮栅存储器可在室温（RT）和85℃加速条件下保持104秒（图4b）。基于阿伦尼乌兹公式提取出加速系数，预估该器件在室温下的数据保持时间可大于10年。
3、在保证高速操作、长期保持性的同时，边缘接触器件表现出优异的耐久性（图4c，d）。在单比特存储时（Single-Level Cell， SLC），其循环寿命可达3×106次，优于硅基闪存的商业标准（105次）。在多比特存储时（Multi-Level Cell， MLC），器件也表现出8×104的耐久性，也超出了现有闪存的商业标准（3×103个循环周期）。
05
总结与展望
综上所述，本研究通过在二维浮栅存储器中引入相变边缘接触，成功在MoS2基二维浮栅晶体管中实现了优异的数据擦写、保持和耐久性：超快的P/E速度（约为10/100 ns）、稳定的数据能力（超过10 years）以及超强的耐久性寿命（对于SLC可超过3×106个周期，对于MLC可超过8×104个周期）。相对于现有的商用闪存，这类二维浮栅存储器件在多个关键指标上所表现出的潜力，有望为克服当前主流存储器所面临的速度-保持-耐久性间的协同优化瓶颈提供新的思路。
06
课题组介绍
翟天佑教授，团队主页
（http://zml.mat.hust.edu.cn/yjtd/sysjs.htm）
欢迎有志于科学研究事业、勤奋求学、正直向上的青年学生加盟！欢迎材料、化学、物理、电子、计算机等专业的学生加入。
转自：“研之成理”微信公众号
如有侵权，请联系本站删除！
