北大学者将取向排列的碳纳米管晶体管扩展到低于10纳米节点
随着集成电路的发展，摩尔定律逐渐失效，寻求硅以外的替代材料已成为整个信息产业的重要方向之一。在这方面，碳纳米管被认为是一个非常有潜力的竞争者。然而，采用传统的掺杂工艺制备碳纳米管晶体管的过程中遇到了巨大的困难。即使全球领先的半导体制造企业Intel公司在2005年发表的一篇论文中也指出，制备出性能超越硅基n型晶体管的碳纳米管器件是不可能的。
我国从2000年就开始了针对碳基电子学的研究工作。2007年，北京大学彭练矛院士、张志勇教授团队就提出了非掺杂制备碳纳米管CMOS器件的方法，制备出了第一个性能超过同尺寸硅基晶体管的碳纳米管晶体管器件。2017年，团队在Science上发文，首次制备了5 nm技术节点的顶栅碳纳米管场效应晶体管，器件的本征性能和功耗综合指标上性能相较同尺寸的传统硅基晶体管器件约有10倍的优势，展现了碳纳米管电子学的巨大潜力。
2020年5月份，该团队再次在Science发文，采用多次提纯和限域自组装的方法，在四英寸基底上制备了高密度，纯度超过99.9999%的碳纳米管平行阵列，达到了超大规模碳纳米管集成电路的需求，为推进碳基集成电路的实用化和工业化奠定了基础。
有序半导体碳纳米管因其易于微型化和高能效，在创建缩放场效应晶体管（FET）方面是硅的潜在替代品。然而，取向排列的纳米晶体管能否以与低节点硅技术相同的尺寸制造并保持高性能仍不清楚。
在此，北京大学彭练矛院士、张志勇教授团队报告了可扩展到与10纳米硅技术节点尺寸相对应的取向排列的碳纳米管场效应晶体管。作者首先制造出接触栅间距为175 nm的纳米管场效应晶体管，其导通电流为2.24 mA μm-1，峰值跨导为1.64 mS μm-1。6个纳米管场效应晶体管用于创建静态随机存取存储器单元，面积为0.976 μm2，与90 nm硅技术节点相当。然后在金属和纳米管之间引入全接触结构，以实现90 Ω μm的低接触电阻，并降低对接触长度的依赖性。这样就可以制造出接触栅间距为55 nm（相当于10 nm节点）的纳米管场效应晶体管，其载流子迁移率和费米速度均高于10 nm硅金属氧化物半导体晶体管。相关成果以“Scaling aligned carbon nanotube transistors to a sub-10 nm node”为题发表在《Nature Electronics》上，第一作者为Yanxia Lin，Yu Cao为共同一作。
用于90纳米节点的顶栅CNT场效应晶体管的CGP扩展节点
CGP又称接触多间距，定义为相邻晶体管栅极之间的最小距离，用于表征硅CMOS技术节点的集成密度。如图1a所示，晶体管的CGP等于栅极长度 (Lg)、接触长度 (Lcon)和2倍间隔长度(Lsp)之和，是比Lg更能准确反映真实缩放能力的优点数值。图1b显示了透射电子显微镜（TEM）和扫描电子显微镜（SEM）图像，以形成良好的欧姆接触。在L con值为80 nm、Lsp值为5 nm和L g值为85 nm的条件下，实现了典型的场效应晶体管，其CGP为175 nm，对应于CGP为90 nm至45 nm的Si CMOS技术节点。通过钯源/漏极接触，晶体管表现出高性能的p型场效应特性。
用于90纳米节点的对齐CNT 6T SRAM单元扩展
在主流硅技术中，SRAM单元的面积通常被用作衡量某一技术节点集成密度的重要指标。作者设计并制造了由六个全尺寸p型碳纳米管场效应晶体管组成的尺度化SRAM单元（图2a,b）。将CNT场效应晶体管放大到175 nm的CGP值后，6T SRAM单元的面积缩小到0.976 μm2（图2b），并在Vdd = 1.0 V时保持正常功能（图2c,d）。CNT FET技术在集成密度方面的主要优势来自隔离区。具体而言，130 nm至45 nm节点的Si CMOS技术采用间距约200 nm的浅沟槽隔离，而CNT FET技术采用简单的隔离方法就足够了，这导致隔离区域大大缩小。
低接触电阻的全接触结构
实现低接触电阻和小尺寸的CNT/金属接触对于CNT晶体管的整体小型化，特别是小到50 nm CGP（10 nm以下节点）是必要的。作者利用全接触结构实现了高质量、小尺寸的CNT FET（图3a）。采用转移长度法提取了两种接触结构的接触电阻L con。图3c,d分别显示了侧接触（Lcon = 80 nm）和全接触（Lcon = 30 nm）两组CNT场效应晶体管的典型传输特性。在相同漏极和栅极偏压下，全接触场效应晶体管的Rtot值明显低于侧接触场效应晶体管，这得益于全接触结构带来的较低Rc（图3h）。特别是，由于全触点和侧触点的转移长度分别为60 nm和80 nm，因此全触点结构比侧触点结构的接触电阻更低、更弱。
将碳纳米管场效应晶体管扩展到10纳米以下节点
作者进一步将栅极长度缩减到30 nm，以探索全接触排列CNT FET的 CGP缩减潜力。图4a表明，两个场效应晶体管之间的隔离间距可缩放至32 nm，远小于硅集成电路中的浅沟槽隔离区（约200 nm）。Lg按比例缩放并保持长接触长度（图4a）的CNT场效应晶体管表现出增强型p型行为（图4b）。最小总电阻Rtot低至186 Ω μm（图4c），表明Rc降低到约90 Ω μm，这得益于200 nm L con全接触。更重要的是，该场效应晶体管具有很高的性能，包括漏极至源极偏压为-0.7 V时，峰值gm为2.69 mS μm-1，Ion为3.31 mA μm-1（图4c）。制作完成的CNT FET（图4d）显示制作完成的L g值为35 nm。
为了估算取向排列的碳纳米管场效应晶体管作为数字集成电路中硅晶体管的一种有前途的替代品，作者将碳纳米管场效应晶体管的性能与不同CGP值下的硅CMOS晶体管的性能进行了比较（图5a）。在CGP值大于160 nm（对应于90 nm节点）时，CNT FET的离子值和gm值远远高于硅晶体管。通过引入全接触而非侧接触，CNT场效应晶体管的CGP已被证明可缩减至约61 nm，其性能优于相应节点的硅晶体管。
小结
作者报告了CGP为175 nm的排列CNT场效应晶体管的全尺寸缩放。这些器件被用于制造面积小于1 μm2的6T SRAM单元，其性能和集成密度均优于采用90 nm硅技术节点制造的SRAM单元。作者还开发了一种全接触结构，可将接触电阻降至约90 Ω μm。与侧面和端面接触结构相比，这种接触结构的电阻对接触长度的依赖性更弱。这使得排列有序的碳纳米管场效应晶体管能够进一步缩小到55纳米以下的CGP（对应于10纳米技术节点），同时由于其高载流子迁移率和费米速度，其性能优于10纳米节点的硅PMOS晶体管。这些结果表明了排列有序的碳纳米管场效应晶体管在10纳米以下节点的高性能数字集成电路中的潜力，并为进一步整体缩小栅极长度和接触长度之间的权衡提供了灵活性。
转自：“高分子科学前沿”微信公众号
如有侵权，请联系本站删除！
